Andy Mackie, Senior Product Manager, Semiconductor and Advanced Assembly Materials, et Sze Pei Lim, Regional Manager, Semiconductor, d'Indium Corporation, discutent du moment où il faut passer des flux hydrosolubles aux flux non nettoyants, et des facteurs qui entrent en ligne de compte dans cette décision.
Andy : Sze Pei, nous avons parlé des flux pour flip-chip au fil des ans avec nos clients. Y a-t-il vraiment une limite claire au moment où les clients doivent passer des flux solubles dans l'eau aux flux sans nettoyage, en particulier les flux à très faible teneur en résidus ?
Sze Pei : Cela dépend de beaucoup de choses et aussi de la conception de l'emballage lui-même. Auparavant, nous n'avions qu'une ou deux flip-chip sur le système dans l'emballage, mais aujourd'hui, nous emballons jusqu'à 20 flip-chip dans un emballage minuscule. Le pas est donc de plus en plus petit. Auparavant, il s'agissait d'une bosse de soudure, qui est grande, et maintenant il s'agit d'un pilier de cuivre et même d'un micro-pilier, de sorte que le pas est descendu à peut-être 40 microns, 30 microns, et peut-être même 20 microns.
Au fur et à mesure que le pas diminue, l'eau ayant une tension de surface élevée, il sera difficile de pénétrer dans ces espaces étroits et d'éliminer tous les résidus. Il y aura un moment où nos clients devront se tourner vers les flux de flip-chip à très faible teneur en résidus et sans nettoyage. Je dirais donc qu'il s'agit probablement d'une fourchette de 40 microns à 30 microns.
Et bien sûr, cela dépend aussi de la taille de la matrice. Si la matrice est petite, même si elle a un pas très serré, vous pouvez encore bien nettoyer tous les résidus. Mais si la matrice est grande, pour nettoyer le centre, nous faisons...
Andy Mackie : Très difficile.
Sze Pei Lim :... Plus difficile. Cela dépend donc vraiment. Oui, c'est vrai.
Andy Mackie : D'accord. Pouvez-vous nous parler un peu du travail que vous faites avec les consortiums et de la feuille de route pour l'intégration hétérogène ?
Sze Pei Lim : Nous participons à l'un des consortiums, dirigé par ASM. Nous nous concentrons principalement sur l'emballage en éventail au niveau de la plaquette et nous en sommes maintenant à la deuxième phase du projet, dans laquelle nous incorporons également l'emballage en éventail au niveau du SiP. Ainsi, lorsque nous avons quelques matrices - jusqu'à trois matrices et quelques éléments passifs pour l'emballage au niveau de la plaquette en éventail, c'est soit au niveau de la plaquette, soit au niveau du panneau, donc au niveau de la plaquette en éventail. Nous étudions donc l'ensemble du processus, depuis la plaquette de silicium, la puce elle-même, jusqu'à l'emballage final. Nous étudions donc l'ensemble du processus, de la plaquette à la puce elle-même, jusqu'à l'emballage final. Nous étudions également la fiabilité au niveau inférieur.
C'est ce que nous avons fait et nous avons déjà publié quelques articles. Je pense qu'il y en a plus de 10. Vous pouvez donc trouver plus d'informations sur notre site web. Nous étudions les défis liés aux processus et les défis liés aux matériaux. Le gauchissement est un défi majeur. C'est pourquoi tous ces articles sont rédigés sur la base de tous ces défis.
Andy Mackie : D'accord.
Sze Pei Lim : Et pour la feuille de route sur l'intégration hétérogène : Oui, je m'occupe en particulier de la partie relative à l'emballage avancé. Nous nous intéressons donc à l'emballage 3D, à l'emballage 2,5 D et à l'emballage au niveau de la plaquette. La feuille de route devrait être publiée prochainement - du moins une version préliminaire.
Andy Mackie : Cela a-t-il été un peu repoussé ?
Sze Pei Lim : Oui, nous avons été repoussés à plusieurs reprises.
Andy Mackie : D'accord, merci beaucoup.
Andy Mackie : Si vous souhaitez en savoir plus, n'hésitez pas à nous contacter. Et, Sze Peith, merci pour votre temps.
Sze Pei Lim : Merci, Andy.
