Quản lý nhiệt đang trở thành một thách thức ngày càng quan trọng đối với các thiết bị bán dẫn, khi mật độ chức năng và mật độ công suất tăng lên – đặc biệt là với bao bì tiên tiến. Chip kiểm tra nhiệt (TTC) là một công cụ quan trọng để phát triển các giải pháp quản lý nhiệt cho các thiết bị bán dẫn công suất cao.
TTC được chế tạo như thế nào?
TTC được làm từ các tấm wafer silicon (Hình 1) được sản xuất tại Hoa Kỳ có thể mô phỏng chính xác kích thước và phân phối điện không đồng đều (như điểm nóng) của một chip bán dẫn thực, với các cảm biến nhúng trên chip để đo nhiệt độ chip theo thời gian thực. TTC, là một ASIC tương tự, được tạo thành từ các ô đơn vị (Hình 2 & 3) và đầu vào điện năng và nhiệt độ của mỗi ô đơn vị có thể được định địa chỉ trực tiếp, do đó cung cấp khả năng phân phối điện có thể định cấu hình và đo nhiệt độ tại chỗ trên chip - xuống đến quy mô của một ô đơn vị.
Điện trở màng kim loại được sử dụng làm nguồn nhiệt trong ô đơn vị để có sự đồng đều và khớp tốt hơn trên toàn bộ wafer, và hệ số nhiệt độ tương đối ổn định của chúng dẫn đến sự tiêu tán công suất không đổi trong suốt quá trình đo nhiệt. Các nguồn nhiệt cũng được bố trí để tuân thủ tiêu chuẩn JEDEC JESD51-4. Điốt cảm biến nhiệt độ (TSD) được bố trí chiến lược trong TTC cho phép đo chính xác nhiệt độ của khuôn tại nhiều vị trí cùng một lúc.
Vì các ô đơn vị có thể được sắp xếp theo bất kỳ sự kết hợp nào, TTC có thể có bất kỳ kích thước nào để phù hợp với kích thước của chip thực (lên đến 50mm x 50mm hoặc lớn hơn nếu cần). TTC, với độ chính xác và độ tin cậy của các bộ gia nhiệt và cảm biến tích hợp trong mỗi ô đơn vị, có thể mô phỏng chính xác hành vi nhiệt của một chip bán dẫn thực và do đó cung cấp một công cụ tuyệt vời để phát triển đồng thời các giải pháp quản lý nhiệt trong khi một chip mới đang được phát triển (thường mất vài năm).
Sử dụng Chip Kiểm tra Nhiệt để Xây dựng Xe Thử nghiệm
Với TTC (được thiết kế để liên kết dây hoặc gắn chip lật), các phương tiện thử nghiệm nhiệt (TTV) có thể được phát triển ở nhiều định dạng đóng gói khác nhau, chẳng hạn như BGA, LGA, COB, v.v., cũng như nhiều chip trên mỗi gói (Hình 4) để mô phỏng hệ thống trong gói (SiP) thường được sử dụng trong tích hợp không đồng nhất.
Với khả năng phân phối điện có thể định cấu hình và đo nhiệt độ đồng thời trên toàn bộ chip, TTC và TTV có thể rất hữu ích cho việc mô tả đặc tính nhiệt (trạng thái ổn định và tạm thời) và đánh giá, bao gồm lập bản đồ điện và/hoặc nhiệt độ, cho các gói bán dẫn và thiết bị có thể kết hợp nhiều giải pháp quản lý nhiệt khác nhau – vật liệu giao diện nhiệt (TIM), tản nhiệt, buồng hơi, ống dẫn nhiệt, tấm lạnh, làm mát bằng chất lỏng, v.v. Chúng cũng có thể rất hữu ích để xác thực mô phỏng và lập mô hình nhiệt. Hơn nữa, chu kỳ điện có thể được thực hiện trong một thiết lập được lập trình để đánh giá hiệu suất độ tin cậy của nhiều giải pháp quản lý nhiệt khác nhau.
Chip kiểm tra nhiệt cho kính xen kẽ: Một nghiên cứu điển hình
Thật vậy, TTC cũng có thể đáp ứng nhu cầu đóng gói tiên tiến. Trong một dự án nghiên cứu gần đây, được trình bày tại Hội nghị Công nghệ và Linh kiện Điện tử IEEE lần thứ 73 (ECTC) năm 2023 tại Orlando, FL, trong một bài báo có tiêu đề "Làm mát mặt dưới cho bộ xen kẽ thủy tinh có nhúng chip bằng quy trình giải phóng hai mặt cho ứng dụng không dây 6G", các nhà nghiên cứu từ Georgia Tech và Đại học Penn State đã sử dụng TTC từ Thermal Engineering Associates (TEA) để phát triển quy trình xen kẽ thủy tinh nhúng khuôn (Hình 5). Trong bộ xen kẽ thủy tinh, các khoang xuyên qua được chuẩn bị trong chất nền thủy tinh và TTC được nhúng vào khoang xuyên qua và được kết nối thông qua các lớp phân phối lại (RDL) ở mặt trên. Một bộ tản nhiệt bằng đồng được gắn vào mặt sau của TTC lộ ra bằng giao diện TIM để quản lý nhiệt. Mật độ công suất TTC nhúng được thử nghiệm để xem khả năng làm mát với nhiều hệ số truyền nhiệt khác nhau trong khoảng từ 28,8~261,3 W/m 2 K.
Nhìn chung, TTC và TTV sẽ có thể mô phỏng chặt chẽ các chip bán dẫn và các gói tiên tiến khi chúng phát triển – với mật độ công suất tăng lên và cấu hình đóng gói phức tạp hơn. TTC dưới dạng chip xếp chồng và chiplet trong gói 2.5D/3D hiện đang được phát triển.
