Trong bài viết trước, tôi đã đề cập đến hiện tượng rỗng lớn trên mặt phẳng nối đất trong lắp ráp điện tử và giới thiệu một công cụ thống kê gọi là Sơ đồ Ishikawa. Công cụ này giúp phác thảo quy trình và cung cấp một phương tiện trực quan tuyệt vời, giúp chỉ ra các nguyên nhân tiềm ẩn gây ra lỗi cũng như tác động mà các biến số quy trình có thể gây ra. Sơ đồ Ishikawa cụ thể này cho thấy thiết kế PWB có thể tác động lớn đến hiện tượng rỗng. Hôm nay, tôi sẽ đi sâu hơn vào lĩnh vực này và thảo luận về cách chúng ta có thể giảm thiểu hiện tượng rỗng hàn trên mặt phẳng nối đất lớn trong quá trình lắp ráp điện tử thông qua các phương án thiết kế PWB khác nhau .
Thiết kế bảng mạch in (PWB) có thể tác động rất lớn đến hiện tượng rỗng BTC. Các lỗ vias trong miếng tản nhiệt thường được thêm vào bảng mạch để hỗ trợ tản nhiệt. Đôi khi, các lỗ vias này được lấp đầy hoặc chôn ngầm – điều này ít ảnh hưởng hơn đến hiện tượng rỗng. Nhiều khi việc lấp đầy các lỗ via này quá tốn kém và, mặc dù các lỗ via xuyên lỗ có thể tạo ra một kênh để các chất bay hơi của chất trợ hàn thoát ra, nhưng kích thước và hình dạng của lỗ via có thể làm tăng hiện tượng rỗng BTC. Ví dụ, chúng tôi đã phát hiện ra rằng, trong một số trường hợp nhất định khi có các lỗ via xuyên lỗ lớn trong các miếng đệm tiếp đất nhiệt, hiện tượng rỗng sẽ tăng lên. Trong trường hợp này, bột hàn trên miếng nối đất có xu hướng thấm xuống lỗ vias trong quá trình nung chảy lại. Điều này có xu hướng hút linh kiện xuống gần bảng mạch hơn, làm giảm chiều cao cách ly, khiến cho các chất bay hơi từ chất trợ hàn khó thoát ra ngoài đúng cách. Điều này tương tự như ảnh hưởng của độ dày khuôn lên hiện tượng rỗng BTC mà tôi đã thảo luận trong một bài viết trước về ảnh hưởng của thiết kế khuôn lên hiện tượng rỗng BTC. Kết quả thường là tỷ lệ lỗ rỗng BTC cao hơn.
Nhiều thiết kế không có lỗ vias, và trong trường hợp này, kích thước và hình dạng của miếng đệm nhiệt, cùng với tỷ lệ giữa miếng đệm nhiệt trên bảng mạch và miếng đệm nhiệt của linh kiện, sẽ có ảnh hưởng lớn hơn đến hiện tượng rỗng BTC. Các biến số này cũng có thể ảnh hưởng đến các miếng đệm nhiệt có lỗ vias. Nếu pad tản nhiệt trên bảng mạch lớn hơn pad tản nhiệt của linh kiện, bột hàn sẽ có xu hướng phủ đều hơn trên pad, điều này cũng có thể làm giảm khoảng cách cách ly của linh kiện, dẫn đến hiện tượng rỗng BTC nghiêm trọng hơn.
Có một số thiết kế áp dụng lớp phủ chống hàn trên các miếng đệm nhằm kiểm soát khoảng cách cách điện, giảm kích thước miếng đệm hoặc tạo kênh thoát khí. Những thiết kế này có thể góp phần giảm hiện tượng rỗng trong BTC nếu được thiết kế phù hợp với từng linh kiện và ứng dụng cụ thể. Derrick Herron, Tiến sĩ Yan Liu và Tiến sĩ Ning-Cheng Lee đã đồng tác giả một bài báo xuất sắc về chủ đề này với tiêu đề “Kiểm soát hiện tượng rỗng trong QFN thông qua việc tạo mẫu lớp phủ chống hàn trên các miếng đệm tản nhiệt”.
Hãy theo dõi bài phân tích tiếp theo của tôi về cách các cấu hình hàn nóng chảy có thể ảnh hưởng đến hiện tượng rỗng khí dưới các linh kiện có chân nối ở mặt dưới.
