在之前的文章中，我谈到了电子组装中的“大接地平面”空洞率 ，并提到了一个名为“石川图”的统计工具。该工具有助于梳理流程，并提供出色的可视化辅助，能清晰展示潜在的缺陷 原因以及工艺变量可能产生的影响。 这张特定的石川图表明，印制电路板（PWB）设计会对空洞率 产生重大影响。今天，我将进一步深入探讨这一领域，并讨论如何通过调整印制电路板设计，在电子组装过程中最大限度地减少大面积接地平面焊接空洞率 问题。
印刷电路板（PWB）的设计对BTC空洞率 具有巨大影响。通常会在电路板上增加热垫中的过孔，以辅助散热。有时这些过孔会被填充或埋入——这对空洞率 的影响较小。许多情况下，填充过孔的成本过高；尽管通孔 过孔可能为助焊剂挥发物提供逃逸通道，但过孔的尺寸和形状可能会增加 BTC空洞率 。例如，我们发现，在某些情况下，当热接地垫中存在大型通孔 过孔时，气孔率会增加。 在此情况下，回流过程中，底部焊盘 上的焊膏往往会向下渗入过孔。这会将元器件向下吸附得更靠近电路板，从而降低间距高度，导致助焊剂挥发物难以正常逸出。这与钢网 厚度对BTC空洞率 的影响类似，我在之前关于 钢网 设计对BTC空洞率 影响的帖子中曾讨论过。结果通常是BTC空洞率升高。
许多设计中并不包含过孔，在这种情况下，焊盘的尺寸和形状，以及电路板焊盘与元器件焊盘之间的比例，对BTC空洞率 的影响更大。这些变量也会对带有过孔的散热焊盘产生影响。如果电路板散热焊盘比元器件散热焊盘大，焊膏往往会在焊盘上形成更充分的润湿，这也会减少元器件的间距，从而导致BTC空洞率 增大。
有些设计会在焊盘上添加阻焊层，以控制间距、缩小焊盘尺寸或提供脱气通道。如果针对特定元器件进行合理设计，这些设计有助于减少BTC空洞率 现象，应用 。德里克·赫伦（Derrick Herron）、刘岩博士和李宁成博士就此主题发表了一篇精彩的论文，题为《通过焊盘上阻焊层图案化控制热沉上的QFN 空洞率 》。
敬请期待我接下来的讨论，内容将围绕回流焊接曲线如何影响底部引脚式封装（空洞率 ）下的多层封装（元器件 ）。
