L'affidabilità delle interconnessioni è fondamentale per l'affidabilità dei pacchetti di semiconduttori e dei sistemi elettronici.
Se consideriamo il ciclo di vita dal chip al sistema — dalla progettazione dei circuiti integrati, alla produzione dei wafer e al packaging, fino all’assemblaggio delle schede e all’integrazione del sistema — l’elemento comune è il “filo di interconnessione” che garantisce l’affidabilità del sistema elettronico sul campo. Lo scopo principale del confezionamento dei semiconduttori è quello di generare interconnessioni dal chip al sistema a diversi livelli: dal die al substrato, ai terminali dei componenti, e poi al PCB e al sistema, includendo varie forme di interconnessione, quali gli strati di ridistribuzione (RDL), i via attraverso il silicio (TSV), il wire bonding, i giunti saldati, i bump/ball, il bonding diretto in rame e così via. L’interconnessione può avvenire anche tramite la fotonica (anziché l’elettronica). A livello di sistema, le interconnessioni quali connettori, fibre e cavi svolgono un ruolo importante nell’affidabilità del sistema elettronico.
In sostanza, il packaging dei semiconduttori crea interconnessioni lungo la catena del segnale, dal circuito integrato (IC) al sistema, per la distribuzione del segnale e dell’alimentazione. Negli ultimi sei decenni, il packaging dei semiconduttori si è evoluto seguendo la tendenza generale verso interconnessioni sempre più corte. “Less is Moore”: la miniaturizzazione apporta vantaggi in termini di prestazioni, consumo energetico, ingombro, costoe affidabilità(PPACR).
Per garantire l’affidabilità delle interconnessioni dal chip al contenitore, occorre innanzitutto considerare le interazioni chip-contenitore (CPI), poichéi dielettrici a basso k, utilizzati per le prestazioni elettriche del chip, presentano proprietà meccaniche inferiori. Quando il chip viene sottoposto alle varie fasi di incapsulamento, le sollecitazioni meccaniche generate possono propagarsi al chip, causando disallineamenti, deformazioni e fratture del dielettrico. Per gestire il problema delle CPI, è necessario valutare la propagazione delle sollecitazioni dal substrato e dal bump di saldatura allo strato dielettrico all’interno del chip, attraverso una modellazione multilivello e multiscala (Figura 1).
Per quanto riguarda l’affidabilità delle interconnessioni a saldatura, è necessario considerare varie condizioni di carico ciclico — quali i cicli termici, che provocano fatica a basso numero di cicli attraverso interazioni tra scorrimento e fatica, e la flessione ciclica e le vibrazioni, che provocano fatica ad alto numero di cicli — che causano il cedimento dei giunti saldati attraverso l’innesco e la propagazione di crepe (Figura 2). È inoltre necessario considerare le condizioni di carico meccanico dinamico, quali cadute e urti meccanici, che possono causare flessioni ad alta frequenza del substrato e la frattura del giunto saldato. I fattori importanti da considerare per l’affidabilità meccanica dinamica includono la dipendenza dalla velocità di deformazione, la concentrazione delle sollecitazioni e i composti intermetallici interfacciali (IMC).
Sebbene le leghe SAC (Sn/Ag/Cu) senza piombo possano soddisfare i requisiti di molte applicazioni, risultano inadeguate in presenza di livelli elevati di sollecitazione, poiché la velocità di deformazione per scorrimento delle leghe SAC aumenta con la sollecitazione e, a determinati livelli elevati di sollecitazione, supera quella delle leghe SnPb. Tali livelli elevati di sollecitazione possono verificarsi a causa di un elevato disallineamento del coefficiente di espansione termica (CTE), di un ampio intervallo di cicli termici, delle grandi dimensioni dei componenti o di una ridotta altezza di distanziamento. Maggiori dettagli sono disponibili nel libro “Lead-Free Solder Interconnect Reliability” (Figura 3).
In questo contesto, è stato sviluppato un nuovo sistema di saldatura che garantisce una maggiore affidabilità grazie all’indurimento per precipitazione e all’indurimento in soluzione, mentre la pasta saldante è stata formulata in modo da presentare un bassissimo livello di formazione di vuoti. Si tratta di una soluzione di saldatura “drop-in”, poiché il processo di riflusso è molto simile a quello SAC. Questo nuovo materiale ha dimostrato prestazioni di affidabilità superiori, grazie al ritardo nell’insorgenza delle crepe e alla lenta propagazione delle stesse nelle interconnessioni saldate durante i cicli termici.
Spesso può essere necessaria una bassa temperatura di saldatura per ridurre l’impatto termico sui componenti e limitare la deformazione del substrato, che può causare numerosi problemi di qualità. Esistono inoltre situazioni in cui è necessaria una lega a bassa temperatura per un processo gerarchico noto come “saldatura a fasi”. Una lega a bassa temperatura può inoltre contribuire a ridurre il consumo energetico durante il processo di assemblaggio. Le leghe a bassa temperatura esistenti (come la SnBi) hanno mostrato prestazioni insoddisfacenti nei test di resistenza agli urti da caduta a causa della loro fragilità. È stato sviluppato un nuovo materiale per il riflusso a una temperatura di picco compresa tra200 e 210 °C, con prestazioni superiori in condizioni di cicli termici e urti meccanici.
Oltre al carico meccanico, anche il carico elettrico può causare problemi di affidabilità delle interconnessioni. L’elettromigrazione può verificarsi in presenza di corrente elettrica, causando guasti alle interconnessioni (Figura 4), ed è noto che alcune leghe di saldatura (come la SnBi) sono soggette a elettromigrazione. Questo fenomeno sta diventando sempre più preoccupante con l’aumentare della densità di corrente elettrica nelle interconnessioni miniaturizzate.
A volte, i guasti non sono dovuti all’assenza di un collegamento previsto, bensì alla presenza di uno non previsto. Un esempio è rappresentato dai “whisker” di stagno (Figura 5), filamenti che si formano spontaneamente e crescono molto lentamente, ma che possono causare un guasto diversi anni dopo.
Un altro guasto che può verificarsi è la formazione di un filamento anodico conduttivo (CAF) in un PCB o in un substrato, dove un filamento di rame (Figura 6) si sviluppa sotto l’effetto di una tensione elettrica da un via a un via adiacente attraverso lo spazio tra la fibra di vetro e la resina epossidica in presenza di condensa. Analogamente, i dendriti (Figura 7) possono svilupparsi attraverso la migrazione elettrochimica in presenza di residui di flussante (che causano contaminazione ionica) sotto l’effetto di una tensione elettrica, provocando così un “cortocircuito” in un circuito elettrico.
Con l’avvento dell’era del 5G e del 6G, l’impatto dei residui di flussante sull’integrità del segnale di un circuito alle alte frequenze riveste particolare interesse. I residui di flussante possono costituire un percorso alternativo per i segnali ad alta frequenza (Figura 8) e il loro impatto sull’integrità del segnale è molto sensibile alla presenza di umidità. Questa e altre considerazioni stanno guidando lo sviluppo di formulazioni di flussanti a residuo ultra-basso (ULR) che non richiedono pulizia, adeguate per la bagnabilità ma con un impatto molto ridotto sul circuito, e che sono inoltre compatibili con lo stampaggio e l’underfill senza necessità di pulizia.
Uno sviluppo particolarmente interessante per le interconnessioni a passo fine (inferiore a 10 µm) è rappresentato dall'interconnessione diretta in rame, comel'“hybrid bonding”. Questo processo offre un'affidabilità superiore delle interconnessioni e una migliore integrità del segnale grazie alla bassa perdita di inserzione derivante dal percorso breve dell'interconnessione.
Man mano che i prodotti elettronici diventano sempre più diffusi nelle applicazioni, l’affidabilità delle interconnessioni deve essere considerata in modo olistico in relazione alle condizioni ambientali — da quelle meccaniche e termomeccaniche a quelle elettriche ed elettrochimiche — che danno origine a diverse modalità e meccanismi di guasto. La crescente diffusione dell’integrazione eterogenea comporta una maggiore diversità delle interconnessioni (con geometrie, materiali e interfacce differenti) all’interno dello stesso contenitore, insieme a modalità e meccanismi di guasto complessi (e spesso interattivi). Queste considerazioni avranno un impatto sull’ingegneria dell’affidabilità dei dispositivi a semiconduttori, compresi la progettazione, i materiali, i processi e i test.
Per ulteriori informazioni, si prega di contattare Dongkai Shangguan all'indirizzo [email protected]. (Maggiori dettagli sono disponibili anche nel mio intervento di apertura tenuto su invito al Simposio IEEE 2022 sull'affidabilità dei sistemi di packaging elettronico e della fotonica.)
