상호 연결 신뢰성은 반도체 패키징 및 전자 시스템의 신뢰성에 매우 중요합니다.
IC 설계, 웨이퍼 팹, 패키징, 보드 조립 및 시스템 통합에 이르기까지 칩에서 시스템에 이르는 수명 주기를 살펴보면 공통 요소는 현장에서 전자 시스템의 신뢰성을 위한 '인터커넥트 스레드'입니다. 반도체 패키징의 주요 목적은 다이에서 기판, 구성 요소 종단, PCB 및 시스템에 이르기까지 다양한 수준에서 칩에서 시스템까지 상호 연결을 생성하는 것이며, 여기에는 재분배 레이어(RDL), 실리콘 비아(TSV), 와이어 본딩, 솔더 조인트, 범프/볼, 직접 Cu 본딩 등 다양한 형태의 상호 연결이 포함됩니다. 전자 장치 대신 포토닉스를 통해서도 가능합니다. 시스템 수준에서는 커넥터, 광섬유, 케이블과 같은 상호 연결이 전자 시스템의 신뢰성에 중요한 역할을 합니다.
기본적으로 반도체 패키징은 신호 및 전력 분배를 위해 IC에서 시스템까지 신호 체인을 따라 인터커넥트를 생성합니다. 지난 60년 동안 반도체 패키징은 인터커넥트가 점점 더 짧아지는 전반적인 추세와 함께 발전해 왔습니다. "적은 것이 무어"- 소형화는 성능, 전력, 면적, 비용, 신뢰성(PPACR)에 유리합니다.
칩에서 패키지로의 상호 연결 신뢰성을 위해서는 먼저 칩의 전기적 성능에 사용되는 저유전체는기계적 특성이 떨어지기 때문에 칩 패키지 상호 작용(CPI)을 고려해야 합니다. 칩이 다양한 패키징 단계를 거칠 때 발생하는 기계적 응력이 칩에 전파되어 정렬 불량, 변형 및 유전체 파손을 일으킬 수 있습니다. CPI 문제를 관리하려면 다단계 다중 스케일 모델링을 통해 기판과 솔더 범프에서 칩의 유전체 층으로 응력이 전파되는 과정을 평가해야 합니다(그림 1).
솔더 상호 연결 신뢰성을 위해서는 크립 피로 상호 작용을 통해 낮은 사이클 피로를 유발하는 열 사이클링과 높은 사이클 피로를 유발하는 주기적 굽힘 및 진동과 같은 다양한 주기적 하중 조건을 살펴보고 균열 시작 및 전파를 통해 솔더 조인트 고장을 일으킬 수 있습니다(그림 2). 또한 기판의 고주파 굴곡과 솔더 조인트의 파손을 유발할 수 있는 낙하 및 기계적 충격과 같은 동적 기계적 하중 조건도 살펴봐야 합니다. 동적 기계적 신뢰성을 위해 고려해야 할 중요한 요소로는 변형률 의존성, 응력 집중, 계면 간 금속(IMC)이 있습니다.
무연 SAC(Sn/Ag/CU) 합금은 많은 애플리케이션의 요구 사항을 충족할 수 있지만, 응력에 따라 SAC의 크리프 변형률이 증가하고 특정 고응력 수준에서 SnPb의 변형률을 초과하기 때문에 고응력 수준에서는 부족합니다. 이러한 높은 스트레스 수준은 높은 열팽창 계수(CTE) 불일치, 넓은 열 사이클 범위, 큰 부품 크기 또는 낮은 스탠드오프 높이로 인해 발생할 수 있습니다. 자세한 내용은 "무연 솔더 상호 연결 신뢰성"(그림 3)에서 확인할 수 있습니다.
이러한 배경에서 침전 경화 및 용액 경화를 통해 신뢰성이 강화된 새로운 솔더 시스템이 개발되었으며, 솔더 페이스트는 보이드가 매우 낮은 제형으로 만들어졌습니다. 이 솔더 솔루션은 리플로우 공정이 SAC 공정과 매우 유사하기 때문에 '드롭인' 솔더 솔루션으로 간주됩니다. 이 새로운 재료는 열 사이클링 중 솔더 인터커넥트에서 균열 시작을 지연시키고 균열 전파를 느리게 하여 우수한 신뢰성 성능을 입증했습니다.
부품에 대한 열적 영향을 줄이고 기판의 휨을 줄이기 위해 납땜 온도를 낮춰야 하는 경우가 종종 있는데, 이는 많은 품질 문제를 일으킬 수 있습니다. "스텝 솔더링"으로 알려진 계층적 공정에 저온 솔더가 필요한 상황도 있습니다. 저온 솔더는 조립 공정에서 에너지 소비를 줄이는 데도 도움이 될 수 있습니다. 기존의 저온 합금(예: SnBi)은 취성으로 인해 낙하 충격 테스트에서 성능이 좋지 않았습니다. 200~210°C의최고 온도에서 리플로우할 수 있는 새로운 소재가 개발되어 열 순환과 기계적 충격에서 우수한 성능을 발휘합니다.
기계적 부하 외에도 전기적 부하도 상호 연결 신뢰성 문제를 일으킬 수 있습니다. 전류가 흐르면 전기 이동이 발생하여 상호 연결 장애를 일으킬 수 있으며(그림 4), 특정 솔더 합금(예: SnBi)은 전기 이동이 발생하기 쉬운 것으로 알려져 있습니다. 이는 소형화된 인터커넥트에서 전류 밀도가 증가함에 따라 더욱 우려되고 있습니다.
때로는 의도한 상호 연결이 없어서가 아니라 의도하지 않은 상호 연결로 인해 장애가 발생하는 경우도 있습니다. 그러한 예 중 하나는 주석 수염(그림 5)으로, 매우 느리게 자라지만 몇 년 후에 고장을 일으킬 수 있는 자연적인 필라멘트입니다.
발생할 수 있는 또 다른 결함은 PCB 또는 기판의 전도성 양극 필라멘트(CAF)로, 구리 필라멘트(그림 6)가 습기가 응축된 유리 섬유와 에폭시 수지 사이의 틈을 통해 한 비아에서 인접한 비아로 전기 바이어스 하에서 성장하는 경우입니다. 마찬가지로 수상 돌기(그림 7)는 전기 바이어스 하에서 플럭스 잔류물(이온 오염을 제공하는)이 있는 경우 전기 화학적 이동을 통해 성장하여 전기 회로에서 "단락"을 일으킬 수 있습니다.
5G 및 6G 시대로 접어들면서 고주파에서 회로의 신호 무결성에 대한 자속 잔류의 영향이 특히 주목받고 있습니다. 플럭스 잔류는 고주파에서 신호에 대한 대체 경로를 제공할 수 있으며(그림 8), 플럭스 잔류가 신호 무결성에 미치는 영향은 습기의 존재에 매우 민감합니다. 이러한 점과 기타 고려 사항으로 인해 습윤에 적합하지만 회로에 미치는 영향이 훨씬 적은 초저잔류(ULR) 무세척 플럭스 제형이 개발되고 있으며, 이러한 제품은 세척 없이 성형 및 언더필과도 호환됩니다.
미세 피치 인터커넥트(10µm 미만)를 위한 매우 흥미로운 개발은 "하이브리드 본딩"과 같은 직접 구리 인터커넥트입니다. 이 공정은 상호 연결 경로가 짧아 삽입 손실이 적기 때문에 신호 무결성은 물론 뛰어난 상호 연결 안정성을 제공합니다.
전자 제품이 애플리케이션에 널리 보급됨에 따라 다양한 고장 모드와 메커니즘을 유발하는 기계적, 열기계적, 전기적, 전기화학적 환경 조건과 관련하여 상호 연결 신뢰성을 전체적으로 고려해야 합니다. 이기종 통합의 채택이 증가함에 따라 동일한 패키지에서 서로 다른 형상, 재료 및 인터페이스를 가진 상호 연결의 다양성이 증가하고, 복잡한(그리고 종종 상호 작용하는) 신뢰성 실패 모드 및 메커니즘이 증가합니다. 이러한 고려 사항은 설계, 재료, 프로세스 및 테스트를 포함한 반도체 디바이스의 신뢰성 엔지니어링에 영향을 미칩니다.
자세한 내용은 동카이 상관([email protected])으로 문의하시기 바랍니다. (자세한 내용은 2022년 IEEE 전자 패키징 및 포토닉스 신뢰성 심포지엄의 초청 기조연설에서도 확인할 수 있습니다.)
