互连技术可靠性 对半导体封装和电子系统的可靠性 至关重要。
如果我们审视从芯片到系统的整个生命周期——从集成电路（IC）设计、晶圆制造和封装，到电路板组装和系统集成——其中的共同要素便是电子系统在实际应用中实现可靠性 所需的“互连纽带”。 半导体封装的主要目的是在不同层级上建立从芯片到系统的互连：从芯片 到基板，再到元器件引脚，进而连接到PCB 和系统，其中包括各种形式的互连，例如再分配层（RDL）、硅通孔（硅通孔（TSV） ）、金属线焊接层 、焊点 、凸点/球（bumps/balls）、直接铜互连焊接层 等。互连也可以通过光子学（而非电子学）实现。 在系统层面，连接器、光纤和电缆等互连元件在电子系统的可靠性 中发挥着重要作用。
本质上，半导体封装是在从集成电路（IC）到系统的信号链上建立互连，以实现信号和电源的分配。在过去的六十多年里，半导体封装随着互连长度日益缩短的总体趋势而不断发展。“Less is Moore”（少即是摩尔）——微型化对性能、功耗、面积、成本以及可靠性(PPACR)。
对于从芯片到封装的互连可靠性 ，我们首先需要考虑芯片-封装相互作用（CPI），因为用于确保芯片电气性能的低介电常数（kd）介电材料，其机械性能较差属性 。当芯片经历各种封装步骤时，产生的机械应力可能会传导至芯片，导致对准偏差、变形和介电层断裂。 为解决CPI问题，我们需要通过多级多尺度建模（图1），评估来自基板和焊料焊点/凸块 的应力如何向芯片内的介电层传播。
对于焊料互连可靠性 ，我们需要考察各种循环载荷工况——例如热循环 ，该工况会通过蠕变-疲劳相互作用导致低周疲劳；以及循环弯曲和振动，这些会导致高周疲劳——从而通过裂纹萌生和扩展引发焊点失效（图2）。 我们还需考虑动态机械载荷条件，例如跌落和机械冲击，这些载荷会导致基板发生高频弯曲，并造成焊点断裂。对于动态机械载荷可靠性 ，需要考虑的重要因素包括应变率依赖性、应力集中 以及界面金属间化合物（IMC）。
虽然无铅SAC（Sn/Ag/Cu）合金能够满足许多应用 的要求，但在高应力条件下却难以胜任，因为SAC的蠕变应变率会随应力增加而增大，并在某些高应力水平下超过SnPb的蠕变应变率。 这些高应力水平可能由高热膨胀系数（CTE）不匹配、较大的热循环范围、较大的元器件尺寸或较低的间距高度引起。更多详情可参见《无铅焊料互连可靠性》一书（图3）。
在此背景下，开发了一种通过沉淀硬化和固溶硬化来提高可靠性 的新型焊料系统，且该焊膏配方中的空洞率 极低。由于其回流 与SAC工艺非常相似，因此被视为一种“即插即用”的焊料解决方案。在热循环 过程中，该新材料通过延缓焊料互连中的裂纹萌生并减缓裂纹扩展，展现出了卓越的可靠性 性能。
通常，为了减少对元器件 的热影响并降低基板的翘曲（这可能导致许多质量问题），可能需要采用较低的焊接温度。此外，在一种被称为“阶梯焊接 ”的分层工艺中，有时需要使用低温 焊料。低温 焊料也有助于降低组装过程中的能耗。现有的低温 合金（如SnBi）由于脆性问题，在跌落冲击测试中表现不佳。 目前已开发出一种适用于200‒210oC 峰值温度 回流工艺的新材料，该材料在热循环 和机械冲击条件下均表现出优异的性能。
除了机械载荷外，电载荷也会导致互连可靠性 问题。在电流作用下可能会发生电化学迁移 ，从而导致互连失效（图4），而且已知某些焊料合金（如SnBi）容易出现电化学迁移 。随着微型化互连中电流密度 的增大，这一问题正变得日益令人担忧。
有时，故障的发生不是因为没有预期的互连，而是因为存在意外的互连。锡须（图 5）就是这样一个例子，它是一种自发形成的丝状物，生长非常缓慢，但几年后就会导致故障。
另一种可能发生的故障是，在PCB 或基板中出现导电阳极丝（CAF），即在电偏压作用下，铜丝（图6）从一个过孔向相邻过孔生长，穿过玻璃纤维与环氧树脂 树脂之间的间隙，并伴随水分冷凝。 同样，在电偏压作用下，当存在助焊剂残留物（会造成离子污染）时，晶枝 （图 7）可能会通过电化学迁移生长，从而导致电路“短路”。
随着我们步入5G和6G时代，Flux残留 对电路在高频下信号完整性的影响备受关注。 助焊剂残留 可能为高频信号提供一条替代路径（图8），而助焊剂残留 对信号完整性的影响极易受潮气存在的影响。这一因素及其他考量正推动着超低残留 (ULR)免洗 助焊剂配方的发展，这类配方既能满足润湿 的要求，又能大幅降低对电路的影响，且与注塑成型和底部填充材料 工艺兼容，无需清洗。
对于超细间距 互连（小于10µm）而言，直接铜互连（例如“混合式焊接层 ”）是一项非常令人振奋的技术进展。由于互连路径较短，该工艺具有较低的插入损耗，因此不仅能提供卓越的互连可靠性 ，还能确保信号完整性。
随着电子产品在应用 中的普及，必须从整体上考虑互连可靠性 所处的环境条件——从机械和热机械条件到电气和电化学条件——这些条件会导致不同的失效模式和机制。异构集成 的日益普及，导致同一封装内互连结构（具有不同的几何形状、材料和界面）日益多样化，同时伴随着复杂（且往往相互作用）的可靠性 失效模式和机制。这些因素将影响半导体器件的可靠性 工程设计，包括设计、材料、工艺和测试。
如需了解更多信息，请联系上官东凯，邮箱：[email protected]。（更多详情也可参见我在2022年IEEE电子封装与光子学可靠性 研讨会上的受邀主题演讲。）
