Es ist kein Geheimnis, dass thermische Schnittstellenmaterialien (TIMs) aus Indium und Indium-Silber-Lot ein großes Potenzial zur Maximierung der thermischen Leistung in Hochleistungsrechner- (HPC) und KI-Anwendungen bieten. Insbesondere reines Indium weist für sich genommen eine hohe thermische Leitfähigkeit (k = 86 W/mK) auf. Indium-Silber-Legierungen, die üblicherweise für Löt-TIMs verwendet werden, haben eine etwas geringere thermische Leitfähigkeit, die von der Silberkonzentration in der Legierung abhängt.
Eine große Herausforderung bei der Verwendung dieser Materialien besteht darin, den Lötprozess festzulegen. Bevor wir uns jedoch überhaupt Gedanken über ein Temperaturprofil und dessen Auswirkungen auf die Hohlraumbildung oder die Zuverlässigkeit machen können, ist es wichtig, die richtigen lötbaren Oberflächen zu verwenden, um eine feste, mechanisch verbundene Löt-TIM-Verbindung zu gewährleisten.
In diesem Blogbeitrag geht es um den aktuellen Schichtaufbau bei der Metallisierung mit Materialien auf Indium- und Indium-Silber-Basis. Im Laufe von mehr als zwei Jahrzehnten Entwicklungsarbeit gab es zahlreiche Varianten dessen, was sowohl auf die Oberfläche des Siliziumchips als auch auf die Oberfläche des Kühlkörpers oder des integrierten Wärmeverteilers aufgebracht werden sollte. Wir werden untersuchen, was derzeit verwendet wird und wie frühere Anwendungen von reinem Indium zu unserem heutigen Verständnis darüber beigetragen haben, was das Löten mit Indium-basierten Materialien so effektiv macht.
Warum Indium oder Indium-Silber-Löt-TIM?
Bevor wir uns mit dem Aufbau der Metallisierung befassen, wollen wir zunächst erörtern, warum für TIM1 und TIM1.5 im AI-, Rechenzentrums- und HPC-Ökosystem Materialien auf Indium- oder Indium-Silber-Basis verwendet werden. Bei diesen Anwendungen kommt es typischerweise zu einer erheblichen Verformung der Silizium-Chipoberfläche an der Stelle, an der das TIM aufgetragen wird. Da sich der Chip während des Betriebs erwärmt und abkühlt, entsteht durch die unterschiedlichen Wärmeausdehnungskoeffizienten (CTE) der Materialien, aus denen der Chip besteht, eine ständige dynamische Verformung.
Reines Indium ist nicht nur durch eine hohe thermische Leitfähigkeit gekennzeichnet, sondern auch ein sehr nachgiebiges, weiches Metall. Es weist eine sehr niedrige Streckgrenze auf und neigt im festen Zustand im Vergleich zu anderen Lötlegierungen stärker zu Kriechen und Verformungen. Das mechanische Verhalten von Indium unterscheidet es von den meisten Lötlegierungen auf Zinnbasis und graphitartigen Wärmeleitpasten (TIMs), da seine Nachgiebigkeit entscheidend für die thermomechanische Zuverlässigkeit eines fertigen BGA-, LGA-, FC- oder ASIC-Bauteils ist.
Wie sieht der derzeit empfohlene Schichtaufbau für Löt-TIM aus?
Die Wahl der richtigen Metallisierung ist im SMT-Bereich stets eine wichtige Frage. Der hier beschriebene Schichtaufbau ist unsere persönliche Empfehlung für den Einsatz von TIM1 und TIM1.5 und geht davon aus, dass das Löt-TIM zwischen der Oberfläche eines Siliziumchips und einem Kupferkühlkörper, einer Abdeckung oder einem integrierten Wärmeverteiler eingesetzt wird.
Abbildung 1: Typischer Schichtaufbau der Metallisierung für Löt-TIM in einer TIM1- oder TIM1.5-Anwendung.
Auf der Seite des Siliziumchips findet man typischerweise eine Art von gesputterter Titan-, Nickel-Vanadium- (NiV) oder Gold-Rückseitenmetallisierung (BSM).
- Die Titanschicht dient als Haftschicht zwischen der Silizium- und der NiV-Schicht.
- Die NiV-Schicht ist die lötbare Schicht, die für die Bildung der Indium-Nickel-Intermetallverbindung (IMC) verantwortlich ist. Wenn Sie sich nicht sicher sind, wie dick diese Schicht sein sollte, ist es am sichersten, die Nickelschicht etwas dicker aufzutragen.
- Schließlich dient die dünne Goldschicht als Passivierungsschicht, die die Oxidation der lötbaren NiV-Schicht verhindert und eine lange Lagerfähigkeit vor dem Lötvorgang gewährleistet. Es wird empfohlen, diese Schicht so dünn wie möglich zu halten und dabei ihre Passivierungseigenschaften zu bewahren. Ähnlich wie bei der Gold-Zinn-Versprödung, die bei der Leiterplattenbestückung (PCBA) und der Oberflächenmontagetechnik (SMT) auftritt, sind Indium-Gold-IMCs extrem spröde. Ein Übermaß dieser IMCs kann kleine Mikrorisse an der Grenzfläche verursachen und zu vorzeitigen mechanischen Ausfällen führen.
Was die Oberfläche des Kühlkörpers, des Deckels oder des integrierten Wärmeverteilers betrifft, so ist es üblich, eine Form der chemischen Vernickelung (Nickel-Phosphor (NiP), 5–7 % mittlerer Phosphorgehalt) oder der elektrolytischen Vernickelung zu verwenden. Anschließend wird eine selektiv aufgebrachte Tauchvergoldung aufgetragen, deren Abmessungen entweder denen des Siliziumchips entsprechen oder geringfügig größer sind. Dies ist wichtig, da die Goldschicht als „metallurgische Lötmaske“ fungiert.
Ohne dass beim Reflow übermäßige Kraft auf das Indium-Löt-TIM ausgeübt wird, benetzt das geschmolzene Lot die selektiv beschichtete Goldoberfläche. Da bereits eine Grenzfläche mit derIn₂Au-Intermetallverbindunggebildet ist, wird das Lot dazu angeregt, diese Oberfläche weiter zu benetzen, bis die dünne Goldschicht aufgebraucht ist. Abbildung 2 veranschaulicht dieses Phänomen.
Abbildung 2: Links: Testkörper mit ENIG-beschichtetem Kupferdeckel und selektiv aufgebrachter Immersionsgoldbeschichtung in der Mitte. Rechts: Indiumlot nach dem Reflow, vom Chip entfernt. Das Lötmaterial benetzte die vergoldete Oberfläche und breitete sich nicht auf die vernickelte Oberfläche aus.
Ähnlich wie auf der Silizium-Chipseite wird empfohlen, eine dickere Nickelschicht aufzubringen, um an der Grenzfläche die dominierende IMC zu bilden, sowie eine sehr dünne Goldschicht, um vorzeitige mechanische Ausfälle zu verhindern. Abbildung 3 zeigt eine Grenzfläche einer reinen Indium-Lötstelle unter Verwendung eines empfohlenen Schichtaufbaus. Die vorherrschende Grenzfläche auf der Nickeloberfläche sollte eine Indium-Nickel- oder Indium-Nickel-Gold-IMC sein. Die Goldschicht sollte nach dem Reflow-Prozess vollständig aufgebraucht sein, sodass Indium-Gold-IMCs sichtbar werden, die in das Indiumlot diffundiert sind.
Abbildung 3: Links: Metallisierungsaufbau eines Dummy-Testobjekts für ein Löt-TIM. Rechts: Querschnittsnahaufnahme der Grenzflächenreaktion zwischen dem Indium-Löt-TIM und der ENIG-Metallisierung nach dem Löten.
Weitere mögliche Metallisierungsverfahren für Indium- und Indium-Silber-Löt-TIMs
Der Nickel-Gold-Metallisierungsaufbau wird durch umfangreiche Forschungsergebnisse gestützt – genauer gesagt durch Erkenntnisse aus über zwei Jahrzehnten. Er funktioniert nicht nur, sondern hat sich auch mehrfach als äußerst zuverlässig hinsichtlich Temperaturwechselbeständigkeit und Stoßfestigkeit erwiesen. Dennoch könnten andere mögliche Optionen für lötbare Oberflächen dazu beitragen, die Benetzungseigenschaften von Lötlegierungen auf Indiumbasis während des Reflow-Lötvorgangs zu verbessern.
Indium weist in geschmolzenem Zustand von Natur aus eine hohe Oberflächenspannung auf. Aus diesem Grund neigt geschmolzenes Indium oft dazu, an sich selbst zu haften, anstatt sofort eine intermetallische Verbindung mit der dünnen, lötbaren Goldschicht einzugehen. Nachdem sich das Indium „verklumpt“ hat (und eine Flussmittelwirkung oder Oxidreduktion stattgefunden hat), beginnt es, eine intermetallische Verbindung mit der Goldschicht zu bilden. Dieses anfängliche „Verklumpen“ auf Goldsubstraten kann bei der erstmaligen Festlegung eines Reflow-Prozesses manchmal zu unerwarteten Benetzungsfehlern führen.
Indium-Silber-Löt-TIM-Legierungen können hier Abhilfe schaffen, allerdings geht dies auf Kosten einer gewissen Duktilität und der thermischen Leitfähigkeit im Volumen. Dennoch ist Indium aus metallurgischer Sicht einzigartig, da es leicht mit anderen Materialien diffundiert. So zeigen beispielsweise einige Studien, dass sich Indium-Silber-IMCs leicht bilden, und zwar nicht nur im Bereich der Löt-TIMs, sondern auch bei der galvanischen Abscheidung von Indium auf einer dicken Silberschicht. Möglicherweise könnte die Verwendung dünner, durch Tauchbeschichtung oder Sputtern aufgebrachter Silberschichten anstelle von Gold dazu beitragen, die Benetzung großer Chipflächen durch Indium zu verbessern, während Indium-Nickel-IMCs weiterhin als dominierende Grenzfläche erhalten bleiben. Da Indium zudem relativ leicht auf sich selbst benetzt, könnte auch die Möglichkeit einer Indium-Metallisierung für diese Anwendungen untersucht werden.
Erfahren Sie mehr über Löt-TIMs
Die Feinheiten der Metallisierung zu beherrschen, ist nur ein Aspekt der erfolgreichen Integration von Löt-TIMs in Ihre Hochleistungs-Gehäusedesigns. Um dieses Thema weiter zu vertiefen und zu erfahren, wie Sie den Lernaufwand vom Entwurf bis zur Produktion verringern können, melden Sie sich für unser bevorstehendes Webinar an.
Seien Sie dabei, wenn Kyle Aserian, Anwendungsentwicklungsingenieur bei der Indium Corporation, am 29. Oktober 2025 um 14:00 Uhr EST den Vortrag „Jedes Grad zählt: Löt-TIMs für Gehäusedesigns mit Deckel (TIM1)“ hält .
In dieser Sitzung erfahren Sie mehr über:
- Ein Überblick über den Aufbau von TIM1 (Die-to-Lid/integrierter Wärmeverteiler).
- Prozessintegration und Konstruktionsaspekte bei Löt-TIMs.
- Die Erfolgsfaktoren für eine zuverlässige TIM1-Lötstelle.
- Methodik zur Prüfung, Charakterisierung und Zuverlässigkeitsbewertung.
Dieses Webinar eignet sich ideal für Entwicklungs-, Prozess- oder NPI-Ingenieure, die hochleistungsfähige Wärmeleitmaterialien in LGA-, BGA- oder andere Chip-Level-Baugruppen integrieren möchten.
Sichern Sie sich Ihren Platz, um das wahre Potenzial von KI, Gaming und Hochleistungsrechnen zu entdecken. Melden Sie sich jetzt an!
Quellen:
Deppisch et al.; „Materialoptimierung und Zuverlässigkeitscharakterisierung eines thermischen Schnittstellenmaterials auf Indium-Lötbasis für die CPU-Verpackung“; JOM; Juni 2006.
